### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-337436

(43)Date of publication of application: 06.12.1994

(51)Int.CI.

G02F 1/136

(21)Application number: 05-125577

HO1L 29/784

(21)Application numb (22)Date of filing:

27.05.1993

(71)Applicant:

FUJITSU LTD

( ) i )) (ppilouiti

(72)Inventor:


**INOUE ATSUSHI** 


(54) MANUFACTURE OF THIN FILM TRANSISTOR MATRIX

(57)Abstract:

PURPOSE: To provide a manufacturing method of a thin film transistor matrix by which nonuniformity of liquid crystal display is not caused in the manufacturing method of the thin film transistor matrix.

CONSTITUTION: In a manufacturing method of a thin film transistor matrix having a gate electrode 2, a source electrode 111, a drain electrode 112, a picture element electrode, a storage capacitor electrode 3 and a bus line connected to these, a semiconductor film 52 to form an active layer is left on a gate insulating film 4 on this storage capacitor electrode 3 by leaving a photoresist film 71 used in a process to form a channel protective film 61 of a thin film transistor also on the storage capacitor electrode 3 as a photoresist film 72, and this semiconductor film 52 is used as an etching stopper when a contact hole 132 to form a storage capacitor is formed by etching a protective film 13 formed on this semiconductor film 52.





. -

. ...

-

....

.

.

.

•

<u>Japanese Laid-Open Patent Publication No. 6-337436/1994</u>
(<u>Tokukaihei 6-337436</u>) (<u>Published on December 6, 1994</u>)

### (A) Relevance to claim

The following is a translation of passages <u>related</u> to claims 1, 7, 8, 10, and 11 of the present invention.

(B) Translation of the relevant passages.

### (57) [Abstract]

[Constitution] ... a semiconductor film  $5_2$ , which will be fabricated into an active layer, is left on the gate insulating film 4 on this storage capacitor electrode 3. The semiconductor film  $5_2$  is then used as an etching stopper when the protection film 13 provided on the semiconductor film  $5_2$  is etched to form a contact hole  $13_2$  in which a storage capacitor will be provided:

### [Claim]

[Claim 1] A method of manufacturing a thin film transistor matrix including a gate electrode, a source electrode, a drain electrode, a pixel electrode, a storage capacitor electrode, and bus line connected to the electrodes, being characterized in that:

. . 

a semiconductor film, which will be fabricated into an active layer, is left on a gate insulating film on a storage capacitor electrode by leaving on the storage capacitor electrode a photoresist film used in a step of forming a channel protection film of a thin film transistor; and

the semiconductor film is then used as an etching stopper when a protection film provided on the semiconductor film is etched to form a contact hole in which an opposite electrode of a storage capacitor will be provided.

### [0016]

[Means to Solve the Problems] ... a semiconductor film, which will be fabricated into an active layer, is left on the gate insulating film on the storage capacitor electrode. The semiconductor film is then used as an etching stopper when the protection film provided on the semiconductor film is etched to form a contact hole in which an opposite electrode of a storage capacitor will be provided.

[0020] ... a layered body constituted by an a-Si film  $5_2$  and a SiN film  $6_2$  is provided on the storage capacitor

electrode 3.

[0021] A SiN film 13, acting as a protection layer, is provided covering the whole top of the layered body. Through the SiN film 13 are provided a contact hole 13<sub>1</sub> forming a passage to the source electrode 11<sub>1</sub> and a contact hole 13<sub>2</sub> forming a passage to the a-Si film 5<sub>2</sub> on the storage capacitor electrode 3. An ITO film 14 is provided on top of it and etched into a pattern to form pixel electrodes on the storage capacitor electrodes 3 and wiring connecting the pixel electrodes to the source electrodes 11<sub>1</sub>.

[0022] ... the a-Si film  $5_2$  acts an etching stopper when the contact hole  $13_2$  is formed on the storage capacitor electrodes 3 by etching and thereby prevents excessive etching of the gate insulating film 4. Thus, film thickness is controlled better.

[0030] The  $n^+$  a-Si film 10 and the a-Si film 5 are sequentially etched by plasma, using the second resist films  $12_1$  and  $12_2$  formed in the fifth step as masks, to form an a-Si film  $5_1$  that is a semiconductor active layer,  $n^+$  a-Si films  $10_1$  and  $10_2$  that are an ohmic contact layers, a source electrode  $11_1$ , and a drain electrode  $11_2$  on the SiN film 4 that is a gate insulating film and also form

				•		
					*	•
						4.
•		(*)				
		1.0				
		ą				
		•				
						-
						•
		•				
		•				6
	*	7	•			
						-4
					-	
			4.2			
	3					
				·		
				·		
	**					
						,
	ů.					
		•			•	
C.,						
F.						
	7.			·		•
			•			

a layered body constituted by an a-Si film  $5_2$  and a SiN film  $6_2$  on the storage capacitor electrode 3.

[0031] A SiN film 13 is provided by P-CVD as a protection film on the entire surface of the SiN film 4 including the source electrode 11, and the drain electrode 11, as well as the layered body constituted by an a-Si film 5, and a SiN film 6, on the storage capacitor electrode 3, all electrodes and films being formed in the sixth step. The SiN film 13 is then selectively etched to form a contact hole 13, forming a passage to the source electrode 11, and a contact hole 13, forming a passage to the a-Si film 5, on the storage capacitor electrode 3. In this step, the a-Si film 5, acts as an etching stopper when the contact hole 13, etched out on the storage capacitor electrode 3.

[Reference Numerals]

5<sub>2</sub>: a-Si film

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-337436

(43)公開日 平成6年(1994)12月6日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

技術表示箇所

G02F 1/136 H01L 29/784 500

9119-2K

9056-4M

H01L 29/78

FΙ

311 A

審査請求 未請求 請求項の数2 OL (全 8 頁)

(21)出願番号

特願平5-125577

(22)出顯日

平成5年(1993)5月27日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 井上 淳

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


### (54) 【発明の名称】 薄膜トランジスタマトリクスの製造方法・


### (57) 【要約】

【目的】 薄膜トランジスタマトリクスの製造方法に関し、液晶表示むらがない薄膜トランジスタマトリクスの製造方法を提供する。

【構成】ゲート電極2、ソース電極11,、ドレイン電極11,、画素電極、ストレージキャパシタ電極3およびそれらに接続されるバスラインを有する薄膜トランジスタマトリクスの製造方法において、薄膜トランジスタのチャネル保護膜6,を形成する工程で用いるフォトレジスト膜7,をストレージキャパシタ電極3の上にもフォトレジスト膜7,として残すことによって、このストレージキャパシタ電極3の上のゲート絶縁膜4の上に活性層を形成するための半導体膜5,を残しておき、この半導体膜5,を大い一ジキャパシタを形成するためのコンタクトホール13,をエッチングによって形成する際のエッチングストッパーとする。

本発明の薄膜トランジスタマトリクスの製造方法の原理説明図





### 【特許請求の範囲】

【請求項1】 ゲート電極、ソース電極、ドレイン電極、画素電極、ストレージキャパシタ電極およびそれらに接続されるバスラインを有する薄膜トランジスタのチャネリクスの製造方法において、薄膜トランジスタのチャネル保護膜を形成する工程で用いるフォトレジスト膜を該ストレージキャパシタ電極の上に残すことによって、該ストレージキャパシタ電極の上のゲート絶縁膜の上に活性層を形成するための半導体膜を残しておき、該半導体膜を、該半導体膜の上に形成される保護膜をエッチングして該ストレージキャパシタの対向電極を形成するためのコンタクトホールをエッチングによって形成する際のエッチングストッパーとすることを特徴とする薄膜トランジスタマトリクスの製造方法。

【請求項2】 薄膜トランジスタのチャネル保護膜を形成する工程で用いるフォトレジスト膜をストレージキャパシタ電極上に残す方法として、該ストレージキャパシタ電極を露光マスクとして該フォトレジスト膜を露光することを特徴とする請求項1に記載された薄膜トランジスタマトリクスの製造方法。

## 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、液晶表示装置等に用いる、薄膜トランジスタマトリクスの製造方法に関する。 近年、液晶表示装置を情報処理装置の表示装置、TVの表示装置として用いられ、大面積化、精細化することが望まれているが、表示むらが発生しない製造方法を開発することが要求されている。

### [0002]

【従来の技術】図5は、従来の薄膜トランジスタマトリクスのTFT基板の平面図である。この図において、21はゲートバスライン、22はゲート電板、23はドレインバスライン、24はドレイン電板、25はソース電板、26は画素電板、27はコンタクトホール、28はストレージキャパシタバスラインである。

【0003】従来の薄膜トランジスタマトリクスは、この図にその平面が示されているように、透明基板の上にゲートバスライン21に接続されたゲート電極22が形成され、その上にゲート絶縁膜、活性層となる半導体膜、チャネル保護膜が形成され、その上にドレインバスライン23に接続されたドレイン電極24とソース電極25、オーミックコンタクト層が形成され、このソース電極25にコンタクトホール27によって接続された画素電極26が形成され、ゲート電極22とドレイン電極24とソース電極25によって薄膜トランジスタが構成されている。なお、この従来の薄膜トランジスタマトリクスには、画素電極26の中にストレージキャパシタ(Cs)バスライン28が形成されている。なお、この薄膜トランジスタマトリクスの断面については後に製造方法とともに説明する。

【0004】そして、このTFT基板と、対向電極、あるいは、対向電極とカラーフィルタを有する対向基板を間隔をおいて平行に配置し、この間隔中に液晶を注入して液晶表示装置が形成される。

【0005】図6、図7、図8は、従来の薄膜トランジスタマトリクスの製造工程説明図であり、(A)~(H) は各工程を示している。この図は、図5のX-X'上の断面(図面の符号は異なる)を示している。この図において、31は透明なガラス基板、32はゲート電極、33はストレージキャパシタ電極、34はSiN膜、35はa-Si膜、35はa-Si膜、36はSiN膜、36はチャネル保護膜、37は第1のレジスト膜、38は遮光膜、39は露光マスク、40はn'a-Si膜、40,、40,はn'a-Si膜、41はCr膜、41,はソース電極、41,はドレイン電極、42,、42,は第2のレジスト膜、43はSiN膜、43,、43,はコンタクトホール、44はITO膜である。この製造工程説明図によって従来の薄膜トランジスタマトリクスの製造方法を説明する。

【0006】第1工程 (図6 (A) 参照)

透明なガラス基板31の上の全面に、A1膜とTi膜を連続して形成し、このA1/Ti膜をパターニングしてゲート電極32とゲートバスライン(以下「ゲート電極32」で代表させる)、ストレージキャパシタ電極33、ストレージキャパシタバスライン(以下「ストレージキャパシタ電極33」で代表させる)を形成する。

【0007】第2工程 (図6 (B) 参照)

その上の全面に、P-CVDによって、ゲート絶縁膜となる厚さ400nmのSiN膜34、半導体活性層となる厚さ10nmのa-Si 膜35、チャネル保護膜となる厚さ10nmのSi N膜36を連続的に形成する。

【0008】第3工程 (図6 (C) 参照)

第2工程で形成したSiN膜34、a-Si膜35、SiN膜36の上にフォトレジスト膜を形成し、このフォトレジスト膜を、ガラス基板31の下方からゲート電極32とストレージキャパシタ電極33をマスクにして背面露光し、また、ガラス基板31の上から、ゲート電極32の上方に遮光膜38を有する露光マスク39をマスクにして正面露光して、現像することによってゲート電極32にセルフアラインして第1のレジスト膜37を残す。

【0009】第4工程 (図7 (D) 参照)

第3工程で形成した第1のフォトレジスト膜37をマスクにしてSiN膜36を選択的にエッチング除去してチャネル保護膜36。を形成する。その上に、オーミックコンタクト層となるn'a-Si膜40、ソース電極とドレイン電極となるCr膜41を順次形成する。

【0010】第5工程(図7(E)参照)

第4工程で形成したn a - S i 膜40、C r 膜41の上の全面にフォトレジスト膜を形成し、ソース電極とド

レイン電極の形状にパターニングした第2のレジスト膜42,42。を残す。

【0011】第6工程(図7(F)参照)

第5工程で形成した第2のレジスト膜42, 42, をマスクにしてプラズマエッチングによって、Cr 膜41 とn a -S i 膜40とa -S i 膜35を順次エッチング除去して、ゲート絶縁膜であるS i N膜34の上に、半導体活性層であるa -S i 膜35<sub>1</sub>、オーミックコンタクト層であるn a -S i 膜40<sub>1</sub>,40<sub>2</sub>、ソース電極41, とドレイン電極41, を形成する。

【0012】第7工程(図8(G)参照)

第6工程で形成したソース電極41, とドレイン電極41, を含むSiN膜34の全面に保護膜となるSiN膜43をP-CVDによって形成し、このSiN膜43を選択的にエッチングしてソース電極41, に達するコンタクトホール43, と、ストレージキャパンタ電極33上のSiN膜34に達するコンタクトホール43, を形成する。

【0013】第8工程(図8(H)参照)

第7工程で形成したコンタクトホール43,、43,を含むS i N膜43の全面に I TO膜44をスパッタによって形成し、パターニングすることによってストレージキャパシタ電極33の上に透明な画素電極を形成し、画素電極とソース電極41,を接続する配線を形成する。

#### [0014]

【発明が解決しようとする課題】上記の従来技術で問題となる点は、第7工程において、保護膜となるSiN膜43を形成した後、ストレージキャパシタ33の上にコンタクトホール43。を形成する時に、保護膜とゲート絶縁膜がともにSiN膜34,43で、エッチングレートが同じであるため、ストレージキャパシタの誘電体とするSiN膜34の膜厚を所定の値に制御することが困難である。

【0015】ストレージキャパシタの誘電体とするSi N膜34の膜厚にばらつきを生じると、液晶表示面内で ストレージキャパシタの容量むらが生じ、そのため表示 のむらを生じるため、表示品質が著しく劣化するという 問題がある。本発明は、液晶表示むらがない薄膜トラン ジスタマトリクスの製造方法を提供することを目的とす る。

#### [0016]

【課題を解決するための手段】本発明にかかる薄膜トランジスタマトリクスの製造方法においては、ゲート電極、ソース電極、ドレイン電極、画素電極、ストレージキャパシタ電極およびそれらに接続されるバスラインを有する薄膜トランジスタマトリクスの製造方法において、薄膜トランジスタのチャネル保護膜を形成する工程で用いるフォトレジスト膜を該ストレージキャパシタ電極の上に残すことによって該ストレージキャパシタ電極の上のゲート絶縁膜の上に活性層を形成するための半導

体膜を残しておき、該半導体膜を、該半導体膜の上に形成される保護膜をエッチングして該ストレージキャパシタの対向電極を形成するためのコンタクトホールをエッチングによって形成する際のエッチングストッパーとする工程を採用した。

【0017】この場合、薄膜トランジスタのチャネル保 護膜を形成する工程で用いるフォトレジスト膜をストレージキャパシタ電極上に残す方法として、該ストレージキャパシタ電極を露光マスクとして該フォトレジスト膜を露光することができる。

### [0018]

【作用】図1は、本発明の薄膜トランジスタマトリクスの製造方法の原理説明図であり、(A)と(B)は各工程を示している。この図において、1は透明なガラス基板、2はゲート電極、3はストレージキャパシタ電極、4はSiN膜、5はa-Si膜、6はSiN膜、6はSiN膜、6,はSiN膜、7,7,は第1のレジスト膜、8,8,は遮光膜、9は露光マスク、6,はチャネル保護膜、10,10,はn'a-Si膜、11,はソース電極、11,はドレイン電極、13はSiN膜、13,13,はコンタクトホール、14はITO膜である。この製造工程説明図によって本発明の薄膜トランジスタの製造方法の原理を説明する。

【0019】第1工程(図1(A)参照) ガラス基板1の上にゲート電極2とストレージキャパシ タ電極3を形成し、その上にSiN膜4、aーSi膜 5、SiN膜6を連続的に形成する。その上に、フォト レジスト膜を形成し、このフォトレジスト膜を、ガラス 基板1の下方からゲート電極2とストレージキャパシタ 電極3をマスクにして背面露光し、また、ガラス基板1 の上から、ゲート電極2の上とストレージキャパシタ電 極3の上方に遮光膜82、81を有する露光マスク9を 用いて正面露光し、現像することによってゲート電極2 とストレージキャパシタ電極3にセルフアラインして第 1のレジスト膜71、72を残す。

【0020】第2工程(図1 (B) 参照) 第1工程で形成した第1のフォトレジスト膜 $7_1$ ,  $7_2$ をマスクにしてS i N膜6 を選択的にエッチングしてチャネル保護膜 $6_1$  を形成し、その上に、n a -S i 膜、C r 膜を形成し、このn a -S i 膜、C r 膜をパターニングして、半導体活性層である a -S i 膜 $5_1$ 、オーミックコンタクト層であるn a -S i 膜 $10_1$ ,  $10_2$ 、ソース電極 $11_1$  とドレイン電極 $11_2$  を形成し、ストレージキャパシタ電極3の上に、a -S i 膜 $5_2$  と5 i N 膜 $6_2$  の積層体を形成する。

【0021】その上の全面に保護膜となるSiN膜13 を形成し、このSiN膜13にソース電極11、に達するコンタクトホール13、と、ストレージキャパシタ電極3上のa-Si膜5、に達するコンタクトホール13 を形成する。その上にITO膜14を形成し、パター ニングして、ストレージキャパシタ電極3の上に画素電極を形成し、画素電極とソース電極 $11_1$ を接続する配線を形成する。

【0022】本発明においては、この第2工程において、ストレージキャパシタ電極3の上のコンタクトホール13。をエッチングによって形成する際、a-Si膜5。がエッチングストッパーとなり、余分のゲート絶縁膜4がエッチングされることがないため、膜厚の制御性がよくなる。したがって、ストレージキャパシタのばらつきが小さくなり、液晶表示装置の表示むらが無くなり、表示品質が向上する。

### [0023]

【実施例】以下、本発明の実施例を説明する。図2、図3、図4は、本発明の一実施例の薄膜トランジスタマトリクスの製造工程説明図で(A)~(H)は各工程を示している。この図において、1は透明なガラス基板、2はゲート電極、3はストレージキャパシタ電極、4はSiN膜、5はaーSi膜、5,5,はaーSi膜、6はSiN膜、6,はSiN膜、7,7,は第1のレジスト膜、8,8,は遮光膜、9は露光マスク、6,はチャネル保護膜、10,10,10,はn・aーSi膜、11はCr膜、11,はソース電極、11,はドレイン電極、12,12は第2のレジスト膜、13はSiN膜、13,13,はコンタクトホール、14はITO膜である。この製造工程説明図によって本発明の一実施例の薄膜トランジスタの製造方法を説明する。

【0024】第1工程(図2 (A) 参照)

透明なガラス基板1の上にA1/Ti膜を形成し、ゲート電極2とゲートバスライン(以下「ゲート電極2」で代表させる)とストレージキャパシタ電極3、ストレージキャパシタバスライン(以下「ストレージキャパシタ電極3」で代表させる)を形成する。

【0025】第2工程(図2(B)参照)

その上にP-CVDによって、ゲート絶縁膜となる厚さ 400 nmのS i N膜4、半導体活性層となる厚さ 10 nmのa-S i 膜5、チャネル保護膜となる厚さ 10 nmのS i N膜6 を連続的に形成する。

【0026】第3工程(図2 (C) 参照)

第2工程で形成したチャネル保護膜であるSiN膜4、活性層であるaーSi膜5、チャネル保護層であるSi N膜6の上に、フォトレジスト膜を形成し、このフォトレジスト膜を、ガラス基板1の下方からゲート電極2とストレージキャパシタ電極3をマスクにして背面露光し、また、ガラス基板1の上から、ゲート電極2の上に遮光膜8」と、ストレージキャパシタ電極3の上方に遮光膜8」を有する露光マスク9を用いて正面露光し、現像することによってゲート電極2とストレージキャパシタ電極3にセルフアラインして第1のレジスト膜7」、7、を残す。

【0027】このように、従来の薄膜トランジスタの製

造方法では、SiN膜36をパターニングしてチャネル保護膜36,を形成する際、ゲート電極32とストレージキャパシタ電極33をマスクとする背面露光と、ゲート電極32の上方に遮光膜38を有する露光マスク39を用いて正面露光することによって、チャネル保護膜36,を形成する部分だけに第1のレジスト膜37が残るような露光を施したが(図6(C)参照)、この実施例では、この正面露光のフォトマスク9を一部変更して、ストレージキャパシタ電極3の上にもレジスト膜72を残す。

【0028】第4工程 (図3 (D) 参照)

第3工程で形成した第1のフォトレジスト膜71、72をマスクにしてSi N膜6を選択的にエッチングしてチャネル保護膜61、を形成する。その上に、オーミックコンタクト層となるn2 a -Si 膜10、ソース電極とドレイン電極となるCr 膜11を形成する。

【0029】第5工程 (図3 (E) 参照)

第4工程で形成したn<sup>\*</sup>a-Si膜10、Cr膜11の上の全面にフォトレジスト膜を形成し、ソース電極とドレイン電極の形状にパターニングした第2のレジスト膜12,,12,を残す。

【0030】第6工程(図7(F)参照)

第5工程で形成した第2のレジスト膜 $12_1$ ,  $12_2$ を マスクにしてプラズマエッチングすることにより、Cr 膜11と $n^*$  a-S i 膜1 0とa-S i 膜5を順次エッチング除去して、ゲート絶縁膜であるS i N膜4の上に、半導体活性層であるa-S i 膜 $5_1$ 、オーミックコンタクト層である $n^*$  a-S i 膜 $10_1$ ,  $10_2$ 、ソース電極 $11_1$  とドレイン電極 $11_2$  を形成し、ストレージキャパシタ電極3の上に、a-S i 膜 $5_2$  とS i N膜 $6_2$  の積層体を形成する。

【0031】第7工程(図4(G)参照)

第6工程で形成したソース電極11,とドレイン電極112、ストレージキャパシタ電極3上のa-Si膜52とSiN膜62の積層体を含むSiN膜4の全面に保護膜となるSiN膜13をP-CVDによって形成し、このSiN膜13を選択的にエッチングしてソース電極11に達するコンタクトホール13、と、ストレージキャパシタ電極3上のa-Si膜5、に達するコンタクトホール13、を形成する。この工程において、ストレージキャパシタ電極3の上のコンタクトホール13、をエッチングによって形成する際、a-Si膜5、がエッチングストッパーとなり、余分のゲート絶縁膜4がエッチングされることがなくなる。

【0032】第8工程 (図4 (H) 参照)

第7工程で形成したコンタクトホール13<sub>1</sub>, 13<sub>2</sub>を含むSiN膜13の全面にITO膜14をスパッタによって形成し、パターニングして、ストレージキャパシター電極3の上に画素電極を形成し、画素電極とソース電極11<sub>1</sub>を接続する配線を形成する。

### [0033]

【発明の効果】以上説明したように、本発明によれば、チャネル保護層であるSiN膜6をパターニングする際に用いるフォトレジスト膜を正面露光するときの露光マスクを一部変更するだけで、ストレージキャパシタの容量のバラツキを均一化することができ、液晶表示面の表示むらを解消し、表示品質を向上することができる。

### 【図面の簡単な説明】

【図1】本発明の薄膜トランジスタマトリクスの製造方法の原理説明図であり、(A)と(B)は各工程を示している。

【図2】本発明の一実施例の薄膜トランジスタマトリクスの製造工程説明図(1)であり、(A)~(C)は各工程を示している。

【図3】本発明の一実施例の薄膜トランジスタマトリクスの製造工程説明図(2)であり、(D)~(F)は各工程を示している。

【図4】本発明の一実施例の薄膜トランジスタマトリクスの製造工程説明図(3)であり、(G), (H) は各工程を示している。


【図5】従来の薄膜トランジスタマトリクスのTFT基板の平面図である。


【図6】従来の薄膜トランジスタマトリクスの製造工程 説明図(1)であり、(A)~(C)は各工程を示して いる。

【図7】従来の薄膜トランジスタマトリクスの製造工程

[図4]

本発明の「実施例の薄膜トランジスタマトリクスの 製造工程説明図(3)





説明図 (2) であり、 (D) ~ (F) は各工程を示している。


【図8】従来の薄膜トランジスタマトリクスの製造工程 説明図(3)であり、(G), (H)は各工程を示している。

### 【符号の説明】


- 1 透明なガラス基板
- 2 ゲート電極
- 3 ストレージキャパシタ電極
- 4 SiN膜
- 5 a-Si膜
- 5,, 5, a-Si漠
- 6 SiN膜
- 6. SiN膜
- 7, 7, 第1のレジスト膜
- 8, 8, 遮光膜
- 9 露光マスク
- 6、チャネル保護膜
- 10, 10<sub>1</sub>, 10<sub>2</sub> n<sup>+</sup>a-Si膜
- 11 Cr膜
- 11, ソース電極
- 11, ドレイン電極
- 12, 12, 第2のレジスト膜
- 13 SiN膜
- 13, 13, コンタクトホール
- 14 ITO膜


#### 【図5】

従来の薄膜トランジスタマトリクスのTFT基板の平面図




本発明の薄膜トランジスタマトリクスの製造方法の原理説明図








【図8】

# 従来の薄膜トランジスタマトリクスの製造 L程説明図(3)













本発明の「実施例の薄膜トランジスタマトリクスの 製造工程説明図(2)










### 従来の轉腹トランジスタマトリクスの製造 L程説明図 (1)









#### 従来の薄膜トランジスタマトリクスの製造『母説明図(2)

